Основы микропроцессорной техники.

На схеме мы видим основные элементы простейшего микропроцессорного устройства. Все названия даны в русском и английском вариантах. Причем, если вы и дальше собираетесь заниматься микропроцессорной техникой, будьте готовы к тому, что в реальной практике вы будите встречаться исключительно с английскими обозначениями. Расшифруем эти обозначения:

CPU – центральный процессор (центральное процессорное устройство – ЦПУ)

RAM – оперативное запоминающее устройство (ОЗУ)

ROM – постоянное запоминающее устройство (ПЗУ)

Port I / O – порт ввода/вывода

Что такое процессор вы уже немного знаете. ОЗУ и ПЗУ – это два вида памяти. Их можно было бы не разделять. Процессор их и не разделяет и работает с обоими видами памяти одинаково. Но между ними есть одно довольно существенное различие. ОЗУ хранит информацию только при наличии напряжения питания. Классический пример ячейки ОЗУ – это простейший регистр, построенный на D -триггерах. В такой регистр можно записывать информацию и она там будет храниться. Но после выключения питания при последующем включении все D -триггера регистра установятся в случайное положение. Информация будет утеряна. ОЗУ на основе параллельных регистров сейчас почти не применяется. Однако и по сей день не придумано достаточно быстродействующее устройство памяти, не теряющее информации с выключением питания.

Современные ОЗУ строятся на других принципах. Сейчас в микропроцессорной технике преобладают так называемые динамические ОЗУ. Для хранения информации в них используются миниатюрные конденсаторы, выполненные интегральным способом на кристалле кремния. Каждый конденсатор хранит один бит информации. Входной сигнал при помощи дешифратора подается на этот конденсатор и, если это логическая единица, то конденсатор заряжается. Если логический ноль, то разряжается. Затем внутренний ключ отключает конденсатор от всех цепей и заряженные конденсаторы, какое то время хранят свой заряд. Но эти конденсаторы очень маленькие. И емкость их тоже мала. Поэтому свой заряд они держат всего лишь несколько миллисекунд. Для того, что бы информация ни потерялась, используют схему регенерации памяти. Все ячейки памяти организуются, как набор строк. Специальная схема периодически считывает информацию из памяти строка за строкой. После считывания очередной строки, считанная информация опять записывается в те же ячейки памяти. Конденсаторы при этом подзаряжаются снова. Для нормальной работы динамического ОЗУ схема микропроцессорного устройства должна непрерывно обеспечивать такую регенерацию в течение всего времени работы системы. ОЗУ современных больших компьютеров устроено так же по динамическому принципу. Однако схема регенерации встроена в сами микросхемы ОЗУ.

ПЗУ строятся по другой технологии. Они называются постоянными запоминающими устройствами потому, что информация в них записывается один раз либо при их производстве, либо непосредственно перед применением, при помощи специальных программаторов. Принцип хранения информации основан на пережигании внутренних перемычек в специальных микросхемах. Каждая перемычка предназначена для хранения одного бита информации. Если перемычка есть, то это значит, что в данной ячейке хранится единичный бит информации. Если она прожжена, то в ячейке ноль. Процессор может только читать информацию из ПЗУ. Запись информации в ПЗУ не возможна. Однако, если микропроцессор все же попытается произвести запись, то ничего страшного не произойдет. Ничего не запишется. В ячейке останется то, что там было до попытки записи. У микросхем ПЗУ просто отсутствует вход записи (WR ).

Порты ввода/вывода (или просто порты) – это обыкновенные регистры. Они служат для того, что бы микропроцессорная система могла управлять, какими ни будь внешними устройствами. С одной стороны к ним подключены системные шины, а с другой подключаются внешние устройства. К выходам портов вывода можно подключать, например, цифро-аналоговые преобразователи (ЦАП), а через специальные электронные ключи, электромагнитные реле, лампочки, светодиоды, моторчики, соленоиды и любые исполнительные механизмы. Ко входам портов ввода можно подключать аналогово-цифровые преобразователи (АЦП), кнопки, датчики. При помощи портов можно даже делать переключения в самой схеме микропроцессорного устройства при помощи ключей и логических элементов. При этом микропроцессорное устройство становится гибким и способным автоматически подстраиваться под выполняемую задачу.

На схеме, на рис. 24 изображены три основные шины микропроцессорной системы. Вместе они составляют системную шину. Системная шина состоит из следующих составляющих:

ШД – шина данных (DATA bus )

ША – шина адреса (ADDR bus)

ШУ – шина управления (CONTROL bus )

Шина данных .

Эта шина предназначена для передачи данных от микропроцессора к периферийным устройствам и обратно. Напомню, что периферийными устройствами для процессора являются устройства памяти (ОЗУ и ПЗУ) и порты ввода/вывода. В простых микропроцессорных контроллерах она имеет обычно 8 разрядов. В более сложных – 16, 32, 64 … Количество разрядов всегда кратно восьми. По восьми разрядам передается один байт информации (то есть двоичное восьмиразрядное число). По шестнадцати разрядам можно одновременно передавать два байта. По 32-разрядной шине передача информации может происходить тремя способами: один байт (по младшим восьми разрядам), два байта (по младшим 16) и сразу по 4 байта. Аналогичный принцип используется и в 64-разрядной шине. Таким образом, как видим, байт тоже стал своеобразным стандартом, единицей измерения данных.

Шина адреса.

Предназначена для передачи адреса ко всем периферийным устройствам (как к устройствам памяти, так и к портам ввода/вывода). Количество разрядов адресной шины отличается большим разнообразием. Например, микропроцессор серии К580ИК80 имеет 16 разрядов адреса. Это можно считать минимальным количеством. Процессор Intel 8086, На котором собран родоначальник всех современных персональных компьютеров – IBM PC -XT , имеет 20 разрядов адреса. Современные процессоры имеют до 32 разрядов и больше. От количества разрядов шины адреса зависит, какое количество ячеек памяти может адресовать процессор. Процессор, имеющий шестнадцатиразрядную шину данных может обращаться к 2 16 (то есть к 65536) ячейкам памяти. Это число называется объемом памяти. То есть, по другому можно сказать, что такой процессор имеет объем адресуемой памяти в 65536 байт.

В вычислительной технике используется необычная размерность для измерения объема памяти. Число 1024 (а это 2 10) байт информации принято называть Килобайтом. Почему 1024, а не 1000? Ну во первых потому, что количество ячеек памяти, адресуемых любым микропроцессором всегда является величиной, равной какой либо степени числа два. Например, для адресации 1024 ячеек памяти нужна шина адреса, имеющая ровно 10 разрядов. При этом шина не будет избыточна. Если бы мы захотели иметь только 1000 ячеек памяти, то для того, что бы обеспечить возможность обратиться к любой из них, нам все равно потребовалось бы 10 разрядов адреса, так как при девяти разрядах можно обратиться только к 512 ячейкам. Поэтому никто и ни когда не делал запоминающего устройства с объемом не равным одной из степеней двойки. Логично, что и объем памяти удобнее измерять в величинах, из того же ряда.

Поэтому один килобайт равен 1024 байта. Один мегабайт равен 1024 килобайта. Один гигабайт равен 1024 мегабайту. Ну, дальше наша техника пока еще не пошла. Пока объемы памяти, реально используемой на современных компьютерах, не превышают нескольких гигабайт.

Для адресации портов ввода/вывода используется та же самая шина данных. Но в отличие от режима обмена данными с ОЗУ, при обмене с ПЗУ обычно используются только восемь (реже 16) младших разрядов той же самой шины адреса. Это связано с тем, что в реальной микропроцессорной системе портов ввода вывода бывает гораздо меньше, чем ячеек памяти.

Шина управления.

Эта шина не имеет такой же четкой структуры, как шина данных или шина адреса. В шину управления условно объединяют набор линий, передающих различные управляющие сигналы от процессора на все периферийные устройства и обратно. Что же это за линии. В любой шине управления обязательно присутствует линии, передающие следующие сигналы:

RD – сигнал чтения

WR – сигнал записи

MREQ – сигнал, инициализации устройств памяти (ОЗУ или ПЗУ)

IORQ –сигнал инициализации портов ввода/вывода

Кроме того, к сигналам шины управления относятся:

READY – сигнал готовности

RESET – сигнал сброса

И еще несколько специальных сигналов, о которых мы поговорим позже.

В данной книге мы будем рассматривать простую микропроцессорную систему, имеющую восьмиразрядную шину данных и шестнадцатиразрядную шину адреса.

Рассмотрим подробнее, как работает микропроцессорная система, изображенная на рис. 28. В основном режиме работы, всей микропроцессорной системой управляет центральный процессор (CPU ). При этом он может выполнять четыре основных операции: чтение из ячейки памяти, запись в ячейку памяти, чтение из порта и запись в порт.

Для того, что бы прочитать байт из ячейки памяти, процессор сначала устанавливает на шине адреса адрес нужной ячейки. Затем он устанавливает сигнал MREQ в активное состояние (Лог. 0). Этот сигнал поступает на устройства памяти и служит разрешением для их работы. При этом сигнал IORQ остается равным лог. 1. Поэтому порты ввода/вывода микропроцессорной системы не активны.

В следующий момент времени процессор переводит в активное состояние сигнал RD . Этот сигнал поступает как на устройства памяти, так и на порты ввода/вывода. Однако порты не реагируют на него, так как они отключены высоким уровнем сигнала IORQ . Устройство памяти напротив, получив управляющие сигналы RD и MREQ, выдает на шину данных байт информации из той ячейки памяти, адрес которой поступает на него по шине адреса.

Процесс записи данных в память происходит в следующей последовательности: Сначала центральный процессор выставляет на адресную шину адрес нужной ячейки памяти. Затем на шину данных он выставляет байт, предназначенный для записи в эту ячейку. После этого активизируется сигнал MREQ , разрешающий доступ к модулю памяти. И уже затем процессор устанавливает сигнал WR в активное (лог. 0) состояние. По этому сигналу происходит запись байта в ячейку памяти, адрес которой присутствует на шине адреса.

Некоторые виды памяти работают очень медленно. Они могут не успеть выдать информацию или произвести ее записать так быстро, как это способен сделать центральный процессор. Для согласования работы медленных устройств памяти с быстрыми процессорами существует сигнал READY (готовность). Сразу после того, как процессор установит сигнал чтения или записи в активное состояние, устройство памяти устанавливает сигнал READY в пассивное состояние (лог. 0). Такой уровень сигнала означает, что внешнее устройство не готово, то есть еще не выполнило команду. Сигнал READY поступает на процессор, и он переходит в режим ожидания. Когда устройство памяти выполнит команду, оно установит сигнал в активное состояние (лог. 1). Процессор, получив этот сигнал, возобновляет работу. Сигнал READY применяется и в случае работы с медленными портами ввода/вывода.

Операции чтения и записи с портами ввода/вывода происходят аналогично операциям чтения/записи с ОЗУ. Различие лишь в том, что вместо сигнала MREQ , в активное состояние переходит сигнал IORQ , разрешающий работу портов.

Как видно из схемы (рис. 24), к одной системной шине могут подключаться несколько модулей памяти, а так же несколько портов. Все устройства ко всем шинам подключаются параллельно. Как же происходит, что процессор записывает информацию в тот модуль памяти, в который нужно и при этом он не попадает в другие модули? Для этого в каждый модуль памяти встроен специальный дешифратор. На него подаются сигналы старших разрядов адресной шины. Далее, при помощи внутренних перемычек, для каждого модуля выбирается свой диапазон адресов с таким расчетом, что бы модули занимали разные не пересекающиеся диапазоны. Для того, что бы это было понятнее, предположим, что мы имеем четыре модуля памяти по шестнадцать ячеек в каждом. Для адресации шестнадцати ячеек достаточно четырех разрядов адресной шины. Еще два разряда понадобятся для того, что бы выбирать один из модулей. Поэтому четыре младших разряда шины данных (D 0..D 3) подаются на все модули памяти параллельно и используются для выбора одной из ячеек в модуле. Следующие два разряда (D 4, D 5) подаются на дешифраторы выбора модуля. Такие модули еще называют банками памяти. Перемычки в выбираемых модулях при этом нужно установить так, что бы первый модуль (банк памяти) активизировался тогда, когда разряды D4, D5 примут значение 00 2 . Во втором модуле перемычки должны быть установлены в положение, при котором модуль будет активизироваться если D 5, D 5 примут значение 01 2 . Третий модуль активизируется при D 4, D 5 =10 2 , а четвертый при 11 2 . При таком способе включения модулей памяти первый банк памяти будет занимать в адресном пространстве адреса с 000000 2 по 001111 2 . Второй банк – адреса с 010000 2 по 011111 2 . Третий – с 100000 2 по 101111 2 . И четвертый - с 110000 2 по 111111 2 . Таким образом, процессор сможет обращаться к любой ячейке любого банка памяти. И при этом все модули будут подключены ко всем шинам микропроцессорной системы параллельно.

В заключение этой главы необходимо сказать о еще одном элементе, обязательно присутствующем в любой микропроцессорной системе. Это тактовый генератор. На рис. 24 тактовый генератор для простоты не показан. Каждая операции в микропроцессорной системе разделена на несколько тактов. Тактовый генератор вырабатывает прямоугольные импульсы, которые поступают на специальный вход микропроцессора, а иногда и на некоторые другие микросхемы микропроцессорной системы. Эти импульсы синхронизирует все процессы, происходящие в микропроцессорной системе и, в конечном счете, определяют быстродействие всей системы. У микроконтроллеров AT 89C 2051 и аналогичных ему, тактовый генератор входит в состав самой микросхемы контроллера.

ЦИФРОВЫЕ И МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА

Минск

Основы микропроцессорной техники

ЦИФРОВЫЕ И МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА

Володимир Миколайович

Адабашев

Бекір Велішайович

кандидат педагогічних наук

доцент РВНЗ «КІПУ»

зав. кафедрою «Професійної педагогіки та інженерної графіки»

РВНЗ «КІПУ»

Падєрін

інженер – конструктор

кандидат технічних наук

доцент РВНЗ «КІПУ»

Завдання з інженерної та комп’ютерної графіки. Частина 1.

(Основи нарисної геометрії). Навчальний посібник РВНЗ «Кримський інженерно–

Педагогічний університет». Сімферополь, ДІАЙПІ, 2012. - 175 с.: іл.

Коректор: Аширова Ф.М.

Комп"ютерна графіка: Зітляєєв Р.Е.

Комп"ютерний набір: Падєрін О.В.

Видавництво «ДІАЙПІ» 2012 г. Сімферополь.

Тираж 300 прим.

Конспект лекций

В 5 частях

МИНИСТЕРСТВО СВЯЗИ И ИНФОРМАТИЗАЦИИ

РЕСПУБЛИКИ БЕЛАРУСЬ

Учреждение образования

«ВЫСШИЙ ГОСУДАРСТВЕННЫЙ КОЛЛЕД СВЯЗИ»

Кафедра информатики и вычислительной техники

Конспект лекций

для студентов специальностей

кафедрой информатики и вычислительной техники

Составитель

В. И. Богородов, преподаватель высшей категории

кафедры информатики и вычислительной техники

Рецензент

Е. В. Новиков, зав. кафедрой информатики и вычислительной техники,

канд. техн. наук, доцент

ISBN 978-985-6866-42-8 (ч. 4)

978-985-6866-43-5 ©ВГКС, 2008

Учебное издание

Конспект лекций

для студентов специальностей

2-45 01 03 – Сети телекоммуникаций

2-45 01 02 – Системы радиосвязи, радиовещания и телевидения

В 5 частях

Составитель

Богородов Владимир Ильич

Редактор Е. Б. Левенкова

Компьютерная верстка И. А. Крутая

План 2007/2008 уч. г., поз. 23

Подписано в печать 01.09.2008. Формат 60*84/16.

Бумага офсетная. Гарнитура «Times».

Печать цифровая.

Усл. печ. л. 3,34. Уч.-изд. л. 2,85.

Тираж 95 экз. Заказ 91.

Издатель и полиграфическое исполнение

Учреждение образования

«Высший государственный колледж связи»

ЛИ № 02330/0131902 от 03.01.2007.

220114, Минск, Ф.Скорины, 8/2

ВВЕДЕНИЕ

В четвертой части конспекта лекций рассматриваются основные определения и классификация микропроцессоров, структурные схемы микропроцессоров с «жесткой» и программируемой логикой управления, типовая структурная схема микропроцессорной системы с мультиплексируемой шиной адресов и данных на основе микропроцессора К1821ВМ85А. Описываются структура микропроцессора К1821ВМ85А, назначение узлов и их взаимодействие в процессе считывания и исполнения команд, система прерываний, последовательный ввод-вывод данных, система команд и приемы программирования. Рассматриваются назначение, схемотехническая реализация, принципы работы простых интерфейсных схем и их программирование. Приводятся примеры современных интерфейсных микросхем отечественного производства схемотехники КМОП.

ОБЩИЕ СВЕДЕНИЯ О МИКРОПРОЦЕССОРАХ

Общие сведения о микропроцессорах, основные определения и классификация

Микропроцессором (МП) называют программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управления им, реализованное в виде одной или нескольких интегральных схем.

Микропроцессорная БИС – интегральная схема с большой степенью интеграции, выполняющая функцию микропроцессора или его части.

Микропроцессорный комплект (МПК) – совокупность микропроцессорных и других интегральных схем, совместимых по архитектуре, конструктивному исполнению и электрическим параметрам, обеспечивающих возможность их совместного применения в составе микропроцессорного вычислительного или управляющего устройства.

Кристалл БИС – часть полупроводниковой пластины, в объеме и на поверхности которой сформированы базовые элементы микропроцессора, межэлементные соединения и контактные площадки.

Аналоговая микросхема – микросхема, предназначенная для преобразования и обработки сигналов, изменяющихся по закону непрерывной функции.

Цифровая микросхема – микросхема, предназначенная для преобразования и обработки сигналов, изменяющихся по закону дискретной функции.

МП является центральным процессорным элементом микропроцессорных систем (МПС) или микроЭВМ.

МПС – совокупность БИС МПК, объединенных в единую структуру и имеющая совместную программу работы.

В МПС организуется процесс выполнения заданной программы, и самые разные задачи решаются путем выполнения команд, свойственных данному МП, т. е., входящих в его систему команд.

Система команд – полный набор всех команд, выполняемых МП.

Вычислительные, контрольно-измерительные и управляющие системы, обрабатывающим элементом которых служит МП, относятся к числу МПС.

Первый МП появился в 1971 году. Это 4-разрядный МП i4004, который стал применяться в микрокалькуляторах. В 1972 году появился 8-разрядный МП i8008, а в 1974 году его улучшенный аналог i8080. Он нашел применение в первых встроенных ЭВМ для управления производственными процессами.

Развитие МП шло по разным направлениям, важнейшее из которых - увеличение разрядности. В этой области в сжатые сроки были достигнуты существенные результаты. Так в 1980 году фирма Motorola выпустила 32-разрядный МП MC68000, а затем Intel и др. Первый 64-разрядный МП i80860 был создан фирмой Intel в 1989 году и т. д. Подавляющее большинство производимых МП являются однокристальными.

Все многообразие МП БИС можно классифицировать по следующим признакам (рисунок 1):

По технологии изготовления и схемотехнической элементной базе;

По разрядности обрабатываемых данных;

По типу архитектуры;

По виду временной организации работы БИС;

По функциональному назначению;

По виду обрабатываемой информации;

По области применения;

По числу одновременно выполняемых программ.

По технологии изготовления и связанной с ней схемотехнической элементной базе различают МП БИС на основе схемотехники типа МОП , биполярной и комбинированной биполярно-полевой (Би-КМОП ). Первые поколения МП БИС были реализованы на основе p - (p -МОП ) и n -канальных (n -МОП ) транзисторов, современные поколения проектируются на основе усовершенствованной КМОП-схемотехники и технологии. Микропроцессорные БИС на основе комбинированной биполярно-полевой (Би-КМОП ) технологии обладают наилучшим сочетанием характеристик, обеспечивая высокие быстродействие и нагрузочную способность при сравнительно небольшой, присущей КМОП БИС , мощности потребления. Наибольшее распространение получили МП БИС типа КМОП и Би-КМОП .

По разрядности обрабатываемых данных различают 2-, 4-, 8-, 16-, 32-, 64-разрядные МП БИС и более. При этом обычно имеется в виду максимальная разрядность обрабатываемого информационного слова (операнда), например, 16-разрядный МП может обрабатывать 8-разрядные слова.

По типу архитектуры различают расширяемые (или секционные) и нерасширяемые (или закрытые) микропроцессоры. Расширяемые позволяют увеличивать разрядность обрабатываемых данных (операндов) путем параллельного объединения необходимого числа МП БИС. Так, для обработки 32-разрядного слова можно использовать два 16-разрядных или четыре 8-разрядных секционных МП. Естественно, в структуру таких МП БИС вводятся специальные входы, определяющие позицию секционного МП в микропроцессорной системе – младшая, средняя или старшая. В понятие типа архитектуры также включается тип шинной организации: с раздельными, с совмещенными, с двунаправленными шинами.

Рисунок 1 – Классификация МП БИС

Кроме возможности расширения разрядности схемные решения МП БИС позволяют организовать конвейерные архитектуры, когда обработка потока информации выполняется параллельно.

В зависимости от используемой системы команд различают два типа архитектур: МП CISC -архитектуры (CISC-Complex Instruction Set Computer ), выполняющие полный набор команд и МП с RISC -архитектурой (RISC-Reduced Instruction Set Computer ), выполняющие не все стандартные, а только наиболее часто используемые в вычислительных и управляющих системах типы команд. Это позволяет существенно сократить аппаратурные затраты, необходимые для реализации таких БИС, а главное, увеличить производительность работы МП БИС.

По виду временной организации работы МП БИС и их комплекты подразделяются на синхронные и асинхронные. Если в синхронных МП БИС время выполнения команд (тактовая частота работы БИС) остается постоянным и независимым от типа команд и величин операндов, то в асинхронных МП БИС начало выполнения каждой следующей команды определяется по сигналу фактического окончания выполнения предыдущей. Синхронные МП БИС отличаются сравнительной простотой организации внутреннего управления, хотя и обеспечивают более низкую по сравнению с асинхронными БИС производительность.

По функциональному назначению различают следующие типы МП БИС: БИС процессорных элементов (ПЭ), БИС микропрограммного управления (МПУ), интерфейсные БИС. Процессорные элементы фактически представляют собой операционное устройство любой микропроцессорной системы, которое выполняет полный набор операций. БИС МПУ, входящие в состав большинства микропроцессорных комплектов, предназначены для формирования последовательности адресов внешней памяти команд (микрокоманд) на основании кодов обрабатываемых команд, значений вырабатываемых процессорным элементом сигналов, сигналов внешних устройств, запросов прерываний и т. д. Интерфейсные МП БИС предназначены для организации связи БИС ПЭ и МПУ с внешними устройствами и друг с другом в составе любой микропроцессорной системы. Здесь, в свою очередь, различают такие их типы, как магистральные приемопередатчики (МПП), магистральные коммутаторы (МК), программируемые системные контроллеры (ПСК), программируемые каналы ввода-вывода (ПКВВ), многоцелевые буферные регистры, контроллеры прямого доступа к памяти (КПДП) и др.

По виду обрабатываемой информации МП БИС могут быть разделены на цифровые, аналоговые и комбинированные (цифро-аналоговые и аналого-цифровые). В цифровых МП БИС прием, обработка и выдача результата осуществляется в цифровой форме. В аналоговых МП БИС информация поступает на входы в аналоговой форме, затем преобразуется в цифровую с помощью встроенных средств и в таком виде обрабатывается МП. Результаты обработки снова преобразуются в аналоговую форму и поступают на выход БИС.

По области применения различают два больших класса МП БИС - специализированные и универсальные. Специализированные МП БИС предназначены для реализации лишь определенных классов микропроцессорных систем и устройств – цифровой обработки сигналов (ЦОС), систем решения задач радиолокации, гидродинамики, кинофототехники, медицинской электроники, автомобильной электроники и т. д. Универсальные МП БИС могут быть использованы в различных системах вычислительной техники и автоматики. Основное достоинство специализированных МП БИС – их высокая производительность на конкретных задачах.

По числу одновременно выполняемых программ МП БИС разделяются на одно- и многопрограммные. В однопрограммных МП БИС в один момент времени выполняется одна программа, переход к исполнению следующей программы (последовательности команд) происходит только после завершения предыдущей. В мультипрограммных МП БИС могут одновременно выполняться несколько программ.

Различают три группы параметров МП БИС: функциональные, электрические и динамические.

Основным функциональным параметром МП БИС является функциональная мощность К , измеряемая количеством операций, выполняемых в единицу времени (например, MIPS – миллион инструкций в секунду). В зависимости от типа операций различают несколько значений функциональной мощности, например: в формате операций регистр-регистр K RR , в формате операций регистр-память K RM и др.

Из других функциональных параметров используют разрядность слова адреса, разрядность слова данных, разрядность слова команды, число команд (микрокоманд), реализуемое МП БИС.

Электрические параметры МП БИС имеют размерность напряжения, тока и мощности и определяют основные технические характеристики микропроцессорных систем (см. параметры интегральных ЛЭ).

Динамические параметры МП БИС определяются по временной диаграмме (ВД), которая определяет развернутую во времени последовательность подачи на МП БИС управляющих воздействий, информационных, синхронизирующих и вспомогательных сигналов, а также последовательность считывания из БИС результатов обработки. На ВД приводится вид этих сигналов, указывают допустимые временные соотношения между ними, допустимые длительности и т. д.

Общая структурная схема микропроцессора

Как и любое сложное цифровое устройство, МП может быть представлен соединением двух устройств – операционного и управляющего. Исходя из этого, общая структурная схема МП имеет вид, представленный на рисунке 2.

Рисунок 2 – Общая структурная схема микропроцессора

В ОУ производится непосредственное выполнение операций. ОУ содержит узлы следующих типов: регистры, сумматоры, каналы передачи данных, мультиплексоры, производящие переключение каналов передачи, дешифраторы, шифраторы и др.

УУ координирует работу узлов ОУ, формируя управляющие сигналы Y 1 , Y 2 , …, Y n в определенной временной последовательности. УУ обеспечивает в определенных узлах ОУ требуемые для выполнения операции действия.

Любая операция, выполняемая в узлах ОУ, делится на последовательность элементарных действий, называемых микрооперациями . К микрооперациям относятся:

Установка регистра в некоторое состояние;

Пересылка содержимого одного регистра в другой;

Суммирование содержимого двух регистров;

Инвертирование содержимого регистра и т. д.

Указанные микрооперации выполняются не во всех узлах ОУ. Каждая микрооперация выполняется под действием одного управляющего сигнала на выходе УУ, поэтому УУ имеет число управляющих цепей, равное общему количеству микроопераций, выполняемых в ОУ.

В одном и том же тактовом периоде может выполняться несколько микроопераций, осуществляемых в разных узлах ОУ. В этом случае управляющие сигналы поступают в несколько цепей.

Набор управляющих сигналов, обеспечивающих выполнение одной или нескольких микроопераций в одном и том же тактовом периоде, называется микрокомандой (МК) , следовательно, управляющие сигналы являются микрокомандами. Последовательность МК, обеспечивающая выполнение одной операции, называется микропрограммой .

Иногда последовательность действий при выполнении операций зависит от состояния узлов ОУ или, иначе, от некоторых признаков, связанных с результатами микроопераций. Такие признаки X 1 , X 2 , …, X p выдаются из ОУ и поступают в УУ. Некоторые признаки X p + 1 , …, X s могут поступать извне, определяя порядок работы МП. Формируя управляющие сигналы УУ обязано в соответствующие тактовые периоды ориентироваться на признаки. В ОУ поступают данные и выдаются данные.

Два подхода в построении УУ микропроцессора

При проектировании УУ МП используются два принципа:

Принцип схемной или «жесткой» логики;

Принцип программируемой логики.

При построении УУ МП по принципу схемной логики можно подобрать набор микросхем малой и средней степени интеграции. Затем определяется схема соединения выводов микросхем, обеспечивающая генерацию требуемой последовательности МК.

Достоинством принципа схемной логики является возможность достижения максимального быстродействия при заданной технологии элементной базы.

Недостатки принципа схемной логики:

Всякое изменение последовательности МК требует демонтажа старого УУ и монтажа нового, т.е. принцип схемной логики не обеспечивает гибкости применения;

Экономически не выгодно использовать последние достижения микроэлектроники – БИС и СБИС, так как разработка специализированных БИС обходится дорого.

При использовании принципа программируемой логики в УУ используется память, хранящая микропрограммы, т.е. последовательности МК.

Считывая из памяти МК и подавая их в управляющие цепи, УУ обеспечивает их выполнение в ОУ. В этом случае МП может быть выполнен в виде некоторого универсального устройства, например БИС. Изменение функционирования этого устройства обеспечивается помещением в память новой микропрограммы, т.е. этот метод обеспечивает гибкость применения. Однако при использовании принципа программируемой логики снижается быстродействие МП, так как требуется дополнительное время для формирования адресов МК и их считывания из памяти.

Структурная схема МП со схемной логикой управления

Структурная схема МП со схемной логикой управления представлена на рисунке 3.

Рисунок 3 – Структурная схема МП со схемной логикой управления

УУ содержит k устройств управления операциями (логических схем). Для выбора одной из них дешифратор декодирует операционное поле команды, поступающей из основной памяти (ОП). В зависимости от кода операции, указанного в команде, выбирается УУ операцией, которое выдает на входы ОУ нужную последовательность управляющих сигналов.

Принцип микропрограммного управления. Структурная схема МП на основе программируемой логики управления

В каждом тактовом периоде из УУ выдается на ОУ некоторая кодовая комбинация управляющих сигналов. Если число управляющих сигналов n, то кодовая комбинация n-разрядная и каждый разряд показывает присутствует ли управляющий сигнал в соответствующей управляющей цепи, например, 0010…1. Такие кодовые комбинации можно хранить в так называемой управляющей памяти (УП) или микропроцессорной памяти (МПП) и тогда МП имеет структуру, представленную на рисунке 4.

Рисунок 4 – Структурная схема МП с программируемой логикой управления

Микропрограммы различных операций хранятся в УП. Для выполнения каждой МК необходимо задать ее адрес и прочитать из УП.

Считанная из УП общая МК может быть разбита на две МК. МК ОУ определяет функционирование узлов ОУ в данном тактовом периоде. МК БМУ содержит поле адреса и поле условных переходов и задает способ формирования адреса очередной МК.

Если микропрограмма является линейной последовательностью МК, то задавать адрес каждой следующей МК можно счетчиком, предварительно загрузив в него начальный адрес микропрограммы. Однако линейные микропрограммы встречаются редко. Чаще они представляют собой последовательности с ветвлениями и с циклами. В таком случае адрес следующей МК должен определяться специальным образом. Для этой цели служит БМУ. Исходными данными для определения адреса следующей МК обычно служит адрес текущей МК, специальные поля текущей МК (МК БМУ), а также совокупность признаков (условий), поступающих от ОУ и из внешних устройств.

Рассмотрим структурную схему УУ МП с программируемой логикой управления (рисунок 5).

Рисунок 5 – Структурная схема УУ МП с программируемой логикой управления

В ячейках ПЗУ МК одной микропрограммы с номерами, отличающимися на единицу, имеют адреса, также отличающиеся на единицу. Поэтому при последовательной выборке МК удобно использовать суммирующий счетчик СТ (рисунок 5). Исходное состояние счетчика устанавливается внешним сигналом F (код операции текущей команды) при обращении к очередной микропрограмме и соответствует адресу первой МК этой микропрограммы.

Если МК не содержит микроопераций «условный переход» и «безусловный переход», то управляющий сигнал из схемы определения адреса МК увеличивает код на выходах счетчика на единицу – происходит выборка МК из соседней ячейки ПЗУ.

Если очередная МК содержит микрооперацию «безусловный переход», то адрес следующей МК из схемы определения адреса МК параллельно переписывается в счетчик (адресом является содержимое поля адреса текущей МК).

Если очередная МК содержит микрооперацию «условный переход», то адрес следующей МК определяется в зависимости от значения признаков X 1 , X 2 , …, X m , поступающих из ОУ МП, и также параллельно переписывается в счетчик. При этом младший разряд поля адреса текущей МК замещается значением признака, т. е. происходит модификация (изменение) адреса следующей МК. В этом случае очередная МК считывается с одной из двух соседних ячеек управляющей памяти, адреса которых отличаются значениями только младших разрядов, например:

Код с выходов счетчика преобразуется дешифратором DC в сигнал, под действием которого из ПЗУ считывается нужная МК. Эта МК запоминается в регистре RG МК и поступает на выход УУ МП в виде управляющих сигналов Y 1 , Y 2 , …, Y n .

Временная диаграмма работы МП с программируемой логикой представлена на рисунке 6.

Рисунок 6 – Временная диаграмма работы МП

В момент t 1 (рисунок 6) БМУ выдает в управляющую память адрес очередной МК. Через некоторое время (от десятков до сотен наносекунд) завершается процесс чтения МК в управляющей памяти и в момент t 2 на выходах памяти появится требуемая МК. С момента t 2 в ОУ начинается выполнение предусмотренной в МК микрооперации и завершится к моменту t 3 .

До окончания выполнения микрооперации БМУ не может формировать адрес следующей МК, поскольку это зависит от признаков, т. е. от результатов микрооперации. Поэтому БМУ формирует адрес следующей МК от момента t 3 до t 4 .

В данном построении МП его блоки функционируют не одновременно, а последовательно во времени и длительность тактового периода T должна быть не меньше суммы времен, необходимых для выполнения действий в блоках. Для повышения быстродействия МП используется конвейерный способ считывания и исполнения МК.

Типовая структурная схема МПС с мультиплексируемой шиной адресов и данных

Практически всегда структура МПС является магистрально-модульной . В такой структуре имеется группа магистралей (шин), к которым подключаются различные модули (блоки), обменивающиеся между собой информацией поочередно, в режиме разделения времени.

Термин «шины» относится к совокупности цепей (линий) по которым передается однотипная информация. Число цепей определяет разрядность шины.

Типична трехшинная структура МПС с шинами адресов ША, данных ШД и управления ШУ. Наряду с русскими терминами применяются английские AB (Address Bus), DB (Data Bus) и CB (Control Bus) .

На рисунке 7 показана структура микропроцессорной системы с МП, имеющим мультиплексируемую шину адресов/данных (например, с МП К1821ВМ85А). Линии A 15–8 являются адресными, через них в систему передается старший байт 16-разрядного адреса. В эту шину включен формирователь на постоянно открытом по входу разрешения EN буферном регистре ИР82, обеспечивающем работу шины на нагрузку, образуемую внешними цепями. Собственной нагрузочной способности у выводов МП, как правило, не хватает. Линии AD 7–0 мультиплексируются. Вначале они передают младший байт адреса, признаком чего служит наличие сигнала ALE (Address Latch Enable) , загружающего этот байт в регистр ИР82.

Рисунок 7 – Структура микропроцессорной системы

После загрузки регистра сигнал ALE снимается, и содержимое регистра остается неизменным вплоть до новой загрузки в следующем цикле работы процессора. Так формируется 16-разрядная шина адреса, содержащая адрес A 15–0 . Этот адрес используется блоками постоянной и оперативной памяти ROM и RAM . Адресация портов ввода и вывода данных требует восьмиразрядного адреса, что соответствует возможности работы не более чем с 256 портами каждого из типов. Адрес портов можно снимать с любой половины адресной шины (во взятом для примера МП состояния обоих полушин адреса при адресации портов дублируются).

После передачи младшего байта адреса шина AD 7–0 отдается для передачи данных. Эти передачи двунаправлены, направление задается буфером данных BD в зависимости от сигнала T (Transmit) . При активном состоянии сигнала чтения () данные передаются справа налево, при пассивном – в обратном направлении. К шине данных подключены информационные выводы всех модулей МПС.

Выводы X 1 и X 2 служат для подключения кварцевого резонатора или иных контуров, задающих частоту тактовому генератору, расположенному в МП. Тактирование системы производится на частоте, равной половине частоты резонанса кварца или иного контура, поскольку генератор работает на триггер, с которого снимаются сигналы тактирования модулей МПС, а триггер делит частоту на 2. Вход является входом асинхронного сброса, приводящим МП в исходное состояние. Сигнал L-активный. Сброс может быть осуществлен замыканием ключа K и автоматически происходит при включении питания U CC . В этом случае благодаря цепочке RC напряжение на входе нарастает постепенно, и в течение некоторого времени после включении питания остается низким (ниже порогового), что равноценно подаче сигнала .

В начале 70-х годов успехи технологии в микроэлектронике привели к созданию новой элементной базы электроники - микроэлектронных больших интегральных схем (БИС) {модуль 1 глава 1.6.3} . По степени интеграции (количеству активных элементов: диодов и транзисторов) интегральные схемы (ИС) условно подразделяются на ИС малой степени интеграции - до 100 активных элементов, средней степени интеграции (СИС) - до 1000 активных элементов, БИС - свыше 1000 активных элементов, СБИС - свыше 10000 элементов. Выпуск новой БИС при современном уровне автоматизации проектирования - очень сложный и дорогой процесс из-за больших первоначальных затрат на разработку ее логической структуры и топологии, изготовления фотошаблонов и технологической подготовки производства. Это 0,5-1 год работы большого коллектива. Поэтому изготовление БИС экономически оправдано при их выпуске, исчисляемом десятками-сотнями тысяч штук в год. Выпускать специализированные БИС для каждого конкретного применения практически не реально. В результате поиска областей массового применения микросхем с высоким уровнем интеграции их разработчиками была предложена идея создания одной универсальной БИС или некоторого набора БИС, специализация которых для каждого конкретного случая применения достигается не схемно, а программно. Так появились стандартные универсальные элементы - микропроцессорные БИС со структурой, аналогичной структуре ЭВМ.

Микропроцессор (МП) - это обрабатывающее и управляющее устройство, способное под программным управлением выполнять обработку информации, принятие решений, ввод и вывод информации и выполненное в виде одной или нескольких БИС.

Существуют два вида технологии изготовления БИС: биполярная - основанная на применении биполярных транзисторов и МОП (металл - окисел - полупроводник) - технология, основанная на использовании полевых транзисторов.

БИС, изготавливаемые по биполярной технологии, различаются по схематическим способам реализации. В основном применяется транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ) и эмиттерно-связанная логика (ЭСЛ). В логике ТТЛШ используются биполярные n-p-n транзисторы, дополненные диодами Шоттки (ДШ). ДШ представляет собой выпрямительный контакт на границе металл-полупровод­ник Al-nSi. В металле и кремнии основные носители одного и того же типа - электроны, а неосновных носи­телей нет. ДШ открываются при U=0,1-0,3 В и имеют крутую вольт-амперную характеристику. Они под­ключаются параллельно коллекторному переходу n-p-n транзистора и образуют транзистор Шоттки, изготав­ливаемый в едином технологическом процессе. Применение ДШ значительно повышает быстродействие транзистора, так как устраняется насыщение коллекторного перехода и нет рассасывания зарядов в нем.

Первое поколение

4004 – 1971 г.

История МП началась в 1971 году, когда фирма INTEL (ее название произошло от слов Integrated Elecronics) выпустила первый МП i4004, изготовленный по p-МОП техно­логии с разрешением 10 мкм. Он имел разрядность данных 4 бита, способность адресовать 640 байт памяти, тактовую частоту f=108 кГц и выполнял 60 тыс.оп./сек. Такой процессор уже мог работать в качестве вычислительного ядра калькулятора. Он содержал 2300 транзисторов.

8008 – 1972 г.

В 1972 г. появился первый усовершенствованный восьмиразрядный МП i8008, изготов­ленный также по р-МОП технологии. Он был размещен в корпусе c 16-ю выводами. Выполнял 48 команд, адресовал 16 Кб памяти, f=800 КГц. Имел 7 внутренних 8-разрядных регистра и 7-уровневый внутренний стек.

Второе поколение

8080 – 1974 г.

В 1974 г. появился МП i8080, изготовленный по n-МОП технологии с разрешением 6 мкм, что позволило разместить в кристалле 6000 транзисторов. Процессор требовал трех источников питания (+5,+12,-5 В) и сложной двухтактной синхронизации с частотой 2 МГц. Его полный аналог российского производства КР580ВМ80 подробно рассмотрен выше. В это же время фирмой Motorola был выпущен МП М6800, отличающийся от i8080 тем, что имел одно напряжение питания, более мощную систему прерываний, содержал два аккумулятора, но не имел РОН. Данные для обработки извлекались из внешней памяти и потом возвращались туда же. Команды работы с памятью короче и проще чем в ВМ80, но пересылка занимает больше времени. Преимуществ во внутренней структуре М6800 не выявилось и до настоящего времени. Остались два конкурирующих семейства Intel и Motorola. Однако большую часть как мирового, так и российского рынка занимает продукция фирмы Intel.

Следующим стал процессор i8085 (f=5МГц, 6500 транзисторов, 370 тыс.оп./с., 3-мкм технология). Он сохранил популярную регистровую архитектуру i8080 и программную совместимость, но в него добавили порт последовательного интерфейса, тактовый генератор и системный контроллер. Напряжение питания одно: +5В.

Z80 – 1977 г.

Часть разработчиков фирмы Intel, не согласных с рядом решений руководства, перешли в фирму Zilog и в 1977 г. создали МП Z80 (российский аналог К1810ВМ80). Этот МП был использован в английском компьютере "Спектрум" фирмы Sincler ,который считался лучшим представителем 8-разрядных МП 2-го поколения.

Третье поколение

8086 – 1978 г.

Это поколение МП фирмы Intel заложило основу современных персональных компьютеров. В 1978 г. был выпущен 16-разрядный процессор i8086. Его данные: f=5 МГц, производительность 330 тыс.оп./с., технология 3мкм, 29 тыс. транзисторов. В нем начала использоваться сегментация памяти и новая схема кодирования команд.

8088 – 1979 г.

Однако слишком сложная и дорогая технология производства этого процессора вынудила фирму Intel c 1979 г. некоторое время выпускать несколько упрощенный вариант под названием i8088, шина данных которого была только 8 бит. Именно этот процессор фирма IBM выбрала для своего первого персонального компьютера модели IBM PC/XT.

80186 – 1980 г.

В 1980 г. создан МП i80186. В нем, по сравнению с i8086, дополнительно включены два независимых скоростных канала ПДП, программируемый контроллер прерываний, генерируются сигналы выбора 7 периферийных устройств. Имеется 16 внутренних программируемых таймеров, два из них имеют выход наружу, остальные могут создавать временные задержки. Очередь команд - 6 байтов (в i8088 - 4 байта). Имеется 10 дополнительных команд, ускоряющих выполнение программ по сравнению с i8086. Однако широкого применения в компьютерах данный процессор не получил.

Четвертое поколение

80286 – 1982 г.

В 1982 г. появился процессор i80286, который был использован фирмой IBM в компьютере PC/AT (AT - Advanced Technology - перспективная технология). Он уже имел 134 тыс. транзисторов (технология 1,5 мкм) и адресовал до 16 Мб физической памяти. Он мог работать в двух режимах: реальном и защищенном. В реальном режиме i80286 работает как i8086 с повышенным быстродействием (f до 20 МГц). Память рассматривается как некоторое число сегментов, каждый из которых содержит 2 16 байт. Сегменты начинаются с адресов, кратных 16 (младшие 4 адресных бита всегда равны 0). Сегменты могут задаваться в программах произвольно. Адреса сегментов хранятся в сегментных регистрах. В защищенном режиме старший адрес сегмента не вычисляется путем добавления 4-х младших нулей, а извлекается из таблиц, индексируемых с помощью сегментных регистров. Это позволяет работать с большими массивами информации, объем которых превышает объем физической памяти. Если физическая память полностью загружена, то непоместившиеся данные располагаются на винчестере. Кроме того, в защищенном режиме возможна поддержка мультизадачного режима. Для этой цели была создана операционная система OS/2.

В таком режиме процессор может выполнять различные программы в выделенные кванты времени, отведенные для каждой из программ. Пользователю же кажется, что программы выполняются одновременно.

Пятое поколение

80386 – 1985 г.

Первым его представителем был 32-х разрядный МП i80386DX, содержащий 275 тыс. транзисторов, технология 1,5 мкм, адресуемая физическая память 4 Гб. Появились новые регистры, новые 32-битные операции.

Для того, чтобы МП мог выполнять программы, написанные для предыдущих поколений он имеет три режима работы.

После сброса или подачи напряжения питания МП переходит в реальный режим и работает как очень быстрый i8086, но, по желанию программиста, с 32-мя разрядами. Все действия: адресация, обращение к памяти, обработка прерываний выполняется как в i8086. Второй режим - защищенный, включается загрузкой в регистр управления определенного слова состояния. В этом случае МП работает как i80286 в защищенном режиме. Реализуется многозадачность, защита памяти с помощью четырехуровневого механизма привилегий и ее страничной организации. МП работает как несколько виртуальных процессоров с общей памятью, каждый из которых может быть в режимах i8086, i80286 или i80386.

В третьем, виртуальном режиме полностью раскрываются преимущества этого процессора. Здесь полностью используются все 32 разряда адреса и возможна работа с виртуальной памятью. Только с появлением i80386 началось бурное внедрение ОС Windows, так как мощность процессоров предыдущих поколений была для Windows недостаточной.

80386 SX – 1988 г.

В 1988 г. появился процессор i80386SX, который заполнил промежуток между уже устаревшим процессором i80286 и очень дорогим процессором i80386DX. Замена на материнской плате устаревшего процессора i80286 на i80386DX невозможна из-за большей ширины шины данных последнего. Процессор i80386SX такую замену позволяет. Внутренние процессы в i80386SX происходят также как в i80386DX, но связь с "внешней средой" осуществляется только через 16-разрядную шину. В результате, общение происходит в 2 шага по 16 бит, что замедляет работу примерно на 10%. Другое ограничение процессора i80386SX - 24-разрядная адресная шина,что ограничивает размер оперативной памяти до 16Мб. Вслед за рассмотренным МП i80386SX фирма Intel создала и поставила на рынок процессор i80386SL с тактовой частотой 33 МГц, построенный на КМОП структурах, которые обеспечивают минимальный расход электроэнергии. Благодаря этому стали развиваться персональные компьютеры типа Notebook, работающие от батареи.

Шестое поколение

80486 – 1989 г.

Оно появилось в 1989 г. как МП i80486DX. В отличие от МП предыдущих поколений этот МП не представляет что-то принципиально новое.В нем в одном кристалле были скопированы процессор i80386, сопроцессор i80387 и первичный кэш емкостью 8 Кбайт.

Примечание.

Несмотря на доставшуюся от МП i80386 32-разрядную архитектуру, в результате совмещения процессора, сопроцессора и кэша на одном кристалле и других усовершенствований,i80486 при той же тактовой частоте производит вычисления в 3-4 раза быстрее, чем его предшественник.

Фирма Intel все время совершенствовала этот процессор, и были выпущены МП i80486DX2, в котором внешняя тактовая частота удваивается собственным кварцем микросхемы, и i80486DX4, в котором частота умножается на 3. В этих процессорах все команды, для которых не нужна передача данных на внешнюю шину, выполняются в 2 -3 раза быстрее. Только время, затрачиваемое на доступ к оперативной памяти и более медленная периферия снижают скорость работы. Кроме того, в i80486DX4 кэш память увеличена до 16 Кбайт.

Поколения Pentium

Pentium P5 – 1993 г.

В 1993 г. появился i80586, которому было дано имя Pentium (P5). Это был 32 разрядный процессор с внешней тактовой частотой 66 МГц, построенный по субмикронной технологии с КМОП структурой (0,8 мкм), содержащей 3,1 млн. транзисторов. Pentium имеет два 32-битных адресных пространства (логическое и физическое), 64 - разрядную шину данных, 2 конвейерные линии обработки команд, работающие параллельно. Одновременно выполняются два набора команд. Кэш память объемом 16 Кбайт разделена: 8 Кбайт - кэш команд и 8 Кбайт - кэш данных. Содержится новый блок вычислений с плавающей точкой, в котором операции выполняются в 4-8 раз быстрее, чем в i80486.

Р54, Pentium Pro – 1994 г.

В 1994 г. появились процессоры Pentium второго поколения (P54). При почти том же числе транзисторов они выполнялись по технологии 0,6 мкм, что позволило снизить потребляемую мощность. Напряжение питания снижено до 3,3 В. Применено внутреннее умножение частоты. При этом интерфейсные схемы вешней системной шины работают на частотах 50,60,66 МГц, а ядро процессора работает на более высокой частоте (75,90,100,120,133, 150, 166 и 200 МГц). Разделение частот позволяет реализовать достижения технологии изготовления МП, существенно опережающие возможности повышения производительности памяти. Коэффициент умножения (1,5;2;2,5;3)задается комбинацией уровней сигналов на двух управляющих входах. Процессоры с различными значениями f, указанными в маркировке на корпусе, изготавливают по одним и тем же шаблонам. Маркировка частоты наносится после жестких выбраковочных испытаний. В зависимости от астоты, на которой МП полностью прошел выходной контроль.

Параллельно с Pentium развивался и процессор Pentium Pro. Его главное отличие принципа организации вычисления - динамическое исполнение. При этом внутри процессора инструкции могут исполняться не в том порядке, который предполагает программа. Это повышает производительность без увеличения частоты f. Кроме того, применена архитектура двойной независимой шины, повышающая суммарную пропускную способность. Одна шина - системная, служит для общения ядра с основной памятью и интерфейсными устройствами. Другая предназначена исключительно для обмена со вторичным кэшем объемом 256 Кбайт (512 Кбайт), интегрированным в корпусе МП. Для уменьшения нагрева кристалла предусмотрена возможность мгновенного снижения потребляемой мощности приблизительно в 10 раз путем прекращения тактирования большинства узлов процессора. В это состояние МП переходит по сигналу от внутреннего датчика температуры, а также при выполнении команды HALT.

Pentium MMX – 1997 г.

В 1997 г. выпущен процессор Pentium ММХ (Р55С). Технология ММХ представляет собой наиболее существенное улучшение архитектуры процессоров Intel с момента появления i80386. Кристалл Pentium ММХ имеет площадь на 50 % больше чем классический Pentium. Буферные схемы выходных цепей микросхемы работают при напряжении 3,3 В, внутренняя схема - 2,8 В для настольных и 2,45 В для портативных моделей компьютера.

Технология ММХ ориентирована на решение задач мультимедиа, требующих интенсивных вычислений над целыми числами. Подобные задачи решают игровые, коммуникационные, обучающие и другие программы, которые используют графику, звук, трехмерное изображение, мультипликацию и т.п.

Сущность технологии ММХ состоит в появлении в процессоре 8 новых виртуальных 64-разрядных регистров и 57 новых команд для решения задач мультимедиа. Восемь новых регистров являются виртуальными потому, что физически эти регистры являются регистрами сопроцессора. Таким образом сохраняется совместимость с предыдущими поколениями программ.

Pentium II – 1997 г.

В мае 1997 г. на рынке появился Pentium II, изготовленный по 0,3 мкм технологии. Он представляет собой слегка урезанный вариант ядра Pentium Pro с более высокой внутренней тактовой частотой, в которое ввели поддержку ММХ. В этом процессоре применена новая технология - кристалл с ядром процессора и набор кристаллов статической памяти и дополнительных схем, реализующих вторичный кэш, размещены на небольшой печатной плате - картридже. Все кристаллы закрыты общей крышкой и охлаждаются специальным вентилятором.

Внутренняя тактовая частота 233,266,300 МГц, внешняя осталась 66,6 МГц.

Процессор имеет дополнительные режимы пониженного энергопотребления:
1. Sleep ("Спящий режим"), когда он не тактирует свои внутренние узлы, кроме схемы умножителя частоты.
2. Deep sleep ("Глубокий сон"). Возникает при снятии внешних тактовых импульсов. В этом режиме процессор не выполняет никаких функций и потребляемый ток определяется только токами утечки.

Pentium III – 1999 г.

В 1999 г. появился процессор Pentium III с тактовой частотой 600 МГц, содержащий 9,5 млн. транзисторов. По заявлению компании Intel этот процессор позволит получать из Интернет аудио- и видеоинформацию, а также трехмерную графику высочайшего качества. По прогнозам компаний-производителей дальнейшее развитие технологии производства МП будет идти в направлении увеличения плотности транзисторов на кристалле, роста числа слоев металлизации и повышении тактовой частоты, наряду с уменьшением напряжения питания и удельной(на один транзистор) потребляемой электрической и выделяемой тепловой энергии. В настоящее время выпускается процессор Pentium IV тактовая частота которого достигла 3000 МГц.

Технологический предел линейных размеров транзисторов на кристалле, обусловленный физическими ограничениями, составляет около 0,05 мкм. На пути дальнейшей минимизации кроме физических ограничений имеются и экономические. Для каждого следующего поколения микросхем стоимость технологии удваивается. В 1986 г. i80386 выпускался на заводе стоимостью 200 млн. долларов. В настоящее время завод компании Intel стоит 2,4 млрд. долларов. Следовательно, завод, производящий микросхемы по технологии 0,25 мкм будет стоить 10 млрд.долларов. Возрастают сроки изготовления МП. Так процессор Pentium производится за 6 месяцев, а более новый Pentium Pro - за 9 месяцев. Смена поколений МП происходит каждые 2-3 года. С каждым поколением линейные размеры элементов уменьшаются примерно в 1,5 раза. В 2000 г. ширина проводников составляла 0,2 мкм, а в 2006 г. достигла 0,1 мкм, тактовая частота уже превысила 2000 МГц.

Вышеприведенные краткие данные о развитии МП на примере продукции фирмы Intel показывают, как стремительно развивается и совершенствуется производство МП. Ни одна отрасль техники не развивается столь быстро. Об этом очень образно выразился основатель фирмы Intel Гордон Мур: "Если бы автомобилестроение развивалось со скоростью полупроводниковой промышленности, то сегодня "Роллс-Ройс" стоил бы 3 доллара, мог бы проехать полмиллиона миль на одном галлоне бензина и было бы дешевле его выбросить, чем платить за парковку".

В приведенном обзоре рассмотрены процессоры только фирмы Intel. Необходимо отметить, что аналогичный путь развития проходит и технология других фирм, выпускающих процессоры, таких как AMD, Cyrix, Motorola и других. Но ведущим "законодателем мод" в этой борьбе за качество остается Intel.

Наиболее часто используются встроенные МП и МК. Они существенно улучшают характеристики приборов (точность, надежность, экономичность и др.). Применение встроенного МП позволяет однофункциональный прибор превратить в многофункциональный путем объединения нескольких функциональных узлов совместно с коммутирующими устройствами в одном блоке. МП делает такой прибор программно управляемым.

МП повышает точность измерительного прибора за счет автоматической компенсации установки нуля перед началом измерений, автоматического выполнения градуировки (самокалибровки, выполнения самоконтроля), проведения автоматической статистической обработки результатов измерения.

МП расширяет измерительные возможности приборов за счет использования косвенных и совокупных измерений. При косвенных измерениях измеряется не искомый параметр, а другие параметры, с которыми искомый связан функциональной зависимостью. Например, мощность может быть определена путем измерения напряжения и сопротивления и рассчитана по формуле P=U 2 /R. При использовании метода совокупных измерений одновременно измеряется несколько одноименных физических величин, при которых искомые значения величин находятся путем решения системы уравнений. МП при этом программируется на реализацию необходимых аналитических зависимостей.

Для измерения высоких частот используется прямой метод, в котором выбирается определенный интервал времени и подсчитывается число периодов исследуемого сигнала. Точность измерения повышается с увеличением числа периодов N. На низких частотах это потребовало бы слишком большой интервал времени. Поэтому на низких частотах используется косвенный метод. Ширина временных ворот выбирается кратной периоду исследуемого сигнала qT x , ворота заполняются импульсами генератора известной частоты F сч, и подсчитывается число импульсов n. Оба метода иллюстрирует рис.9-1

Рис.9-1 Временные диаграммы процесса измерения частоты.

Здесь:
а - измеряемый сигнал;
б - сигнал, преобразованный в последовательность импульсов;
в - временной интервал при косвенном измерении;
г - импульсы заполнения при косвенном измерении;
д - временной интервал при прямом измерении;
е - пачка импульсов при прямом измерении.

На рис.9-2 приведена структурная схема прибора для измерения частоты сигнала прямым и косвенным методом под управлением МП, в которой отмечены точки, соответствующие временным диаграммам.

Рис.9-2

Прямой метод

При А 0 =1 реализуется прямой метод измерения. Мультиплексоры выбирают входы х 1 . МП создает временные ворота длительностью Т. Если счетчик в этом интервале насчитал N импульсов, то Т=nT x ,или T=n/F x ,отсюда F x =n/T.

Косвенный метод

При А 0 =0 выбираются х 0 входы мультиплексоров, и реализуется косвенный метод измерения. Формирователь временных ворот содержит делитель частоты с коэффициентом пересчета q=2 к, где k выбирается так, чтобы получить число имульсов (график г), обеспечивающее требуемую точность измерения F x . В интервале qT x уложилось n импульсов qT x =nT сч или q/F x =n/F сч, поэтому F x =qF сч /n.

В нем используется гетеродинный метод понижения частоты измеряемого сигнала. Если смешать измеряемый сигнал F изм с сигналом гетеродина (вспомогательного генератора) F 1 , то в результате образуются сигналы с частотами F изм +nF 1 и F изм -nF 1 . Для понижения частоты используется вариант F изм -nF 1 =F пр, где F пр - промежуточная частота, выделяемая следующим блоком.

Рис.9-3

ПСЧ - программируемый синтезатор частоты (гетеродин).
УПЧ - усилитель промежуточной частоты.
ЦЧ - цифровой частотомер типа рис.9-2

При работе МП изменяет F синт до значения F" синт, при котором

F изм -F" синт =F пр. Тогда F изм =F пр +nF" синт.

Наиболее часто используются функциональные генераторы, вырабатывающие сигналы различной формы (треугольные, прямоугольные, синусоидальные и другие) с нормируемыми метрологическими характеристиками. Частотный дипазон таких генераторов 10 -6 Гц - 50*10 6 Гц. На рис.9-4 показана структурная схема такого генератора.

Рис.9-4

Здесь БС - программируемый блок счетчиков, ГТИ - программируемый генератор тактовых импульсов.

После ввода оператором функции f(t) для генерирования сигнала той же формы, МП вычисляет отсчеты f(t i) на интервале одного периода с заданной частотой выборки. Отсчеты записываются в ОЗУ. Выходной сигнал ГТИ поступает на БС, где формируется адрес ОЗУ.

Цифровой фильтр - устройство, осуществляющее пробразование одного дискретного сигнала x n в другой дискретный сигнал y n , причем сами сигналы x n и y n представляют собой двоичные цифровые коды.

Аналоговый фильтр представляет собой частотно избирательную цепь, осуществляющую некоторое линейное преобразование над непрерывным входным сигналом U 1 (t) в непрерывный выходной сигнал U 2 (t). В отличие от него, цифровой фильтр выполняет преобразование входной цифровой последовательности x(nT) в выходную цифровую последовательность y(nT). Рассмотрим преобразование аналогового фильтра в цифровой на примерах простейших фильтров.

Простейший аналоговый фильтр ВЧ представляет собой RC-цепь (рис 9-5).

Рис.9-5

Определим соотношение между входным и выходным напряжением.

U 2 (t)=i(t)*R=RC*d(U 1 -U 2)/dt (1)

Представим U 1 (t) и U 2 (t) соответствующими цифровыми последовательностями U 1 =x(nT) и U 2 =y(nT), тогда:

Подставив (2) в (1), получим:

Обозначим

.

Полученное выражение определяет алгоритм расчета выходного сигнала фильтра Y n на n-ом шаге квантования в зависимости от его значения на предыдущем n-1 -ом шаге, значений входного сигнала X n , X n -1 и шага дискретизации τ. Определим переходную характеристику фильтра ВЧ.

Если выбрать шаг дискретизации τ=1, то получим

X(nT)=1 при n>=0,X(nT)=0 при n<0.

При более мелком шаге τ=0,125 имеем

При использовании аналогового фильтра решение его дифференциального уравнения дает

На рис.90-6 приведены значения выходного сигнала, рассчитанного по формулам (3), (4) и (5) и соответствующие графики.

Рис.9-6

Можно заметить,что с уменьшением интервала дискретизации τ переходная характеристика цифрового фильтра приближается к переходной характеристике аналогового фильтра.

Простейший аналоговый фильтр НЧ, изображен на рис 9-7.

Рис 9-7

Он описывается уравнением:

Перейдем к приращениям:

и, окончательно:

Можно показать, что и в этом случае при уменьшении τ, переходная характеристика цифрового фильтра неограниченно приближается к переходной характеристике аналогового фильтра.

В цифровых фильтрах все сводится к операциям умножения на некоторые коэффициенты и сложения. Вышерассмотренные фильтры являются фильтрами первого порядка. Лучшие результаты дают фильтры более высоких порядков, в которых для вычисления выходной величины Y n используются значения х и у, задержанные на несколько шагов.

Вычисление такого выражения очень просто программируется и выполняется на МП. Задержанные сигналы размещаются в стеке.

В микропроцессорных системах потоки данных апериодичны, длительности сигналов изменяются, что вызывает большие затруднения при тестировании и диагностике - определении причины появления ошибок. Один из способов преодолеть эти затруднения - тестировать систему в статике. Для МП К580ВМ80 это выполняется следующим образом. МП не впаивается в плату, а устанавливается в панель. При тестировании МП извлекается, и вставляется переходная колодка имитации и индикации сигналов. К выводам адресной шины подключаются тумблеры, к шине данных - тумблеры через схемы с тремя состояниями и светодиоды через логические элементы с открытым коллектором. Набирая тумблерами необходимые адреса и выходные сигналы МП, можно протестировать систему.

Автодиагностика - это встроенная диагностика, основанная на использовании внутренних диагностических программ. Эти программы могут быть самозапускаемыми или вызываемыми пользователем системы. Они закладываются при проектировании микропроцессорной системы.

Тестирование статическими сигналами - это медленный и не всегда применимый процесс. Более универсальным является применение специальных приборов - логических анализаторов.

Они выпускаются 8-, 12-, 16- и 32-х разрядными. Выходная информация выдается в виде таблиц единиц и нулей, восьмеричных или шестнадцатиричных кодов. Анализатор подключается к тестируемой шине, и на табло или дисплей выдается таблица n состояний шины, начиная с заданного состояния, или n предшествующих состояний. Строятся подобные анализаторы по структурной схеме рис.10-1.

Рис.10-1

К0-К15 - компараторы входных сигналов;
R - потенциометр для установки уровня компарирования;
KC - компаратор слов;
Кл - клавиатура ввода слова;
ФУС - формирователь управляющего сигнала;
Рг0-Рг15 - сдвиговые регистры {модуль 2 глава 7.2} для записи 16-ти значений i-го входа;
f:n - делитель частоты; БПр - блок преобразования.

В начале работы логического анализатора на клавиатуре набирается слово, начиная с которого производится анализ. При совпадении кода на выходах К0-К15 и набранного кода КС выдает импульс, под воздействием которого ФУС формирует управляющие сигналы УС1 и УС2. При поступлении каждого тактового импульса ТИ на выходе счетчика - делителя появляется счетный импульс УС1*ТИ. После поступления n тактовых импульсов конъюнктор &2 закрывается, и запись в регистры прекращается. Блок преобразования из n выходных значений регистров Рг0-Рг15 формирует на экране дисплея таблицу, содержащую n строк.

Такие анализаторы сканируют входные сигналы с частотой, значительно превосходящей частоту сигналов. Это позволяет не только определять наличие или отсутствие сигнала в каждом тактовом периоде, но и исследовать динамику изменения, обнаруживать искажения фронта, кратковременные пики, провалы и т.д. Анализаторы асинхронного режима тактируются значительно большей внутренней частотой. Выпускаются приборы с f=20, 50, 100, 200 МГц. В них применяются дополнительные триггерные схемы фиксации ложных импульсов до 5 нс, что позволяет значительно легче обнаруживать такие импульсы.

Эмуляция - процесс, в котором одна система используется для воспроизведения свойств другой системы. Для организации эмуляции различных компонентов разрабатываемого микропроцессорного устройства используются внутрисхемные эмуляторы. Они предназначены для организации комплексной отладки разработки. Промышленность выпускает эмуляторы в виде автономных приборов. Они эмулирют поведение микропроцессора, запоминающих устройств, периферийных устройств.

Внутрисхемный эмулятор может работать в режимах опроса состояния различных узлов МПС, пошагового исполнения программы пользователя. С его помощью проверяются ядро МПС, магистрали, выполняются тесты ПЗУ и ОЗУ. Наилучший вариант тестирования - объединение методов внутрисхемной эмуляции и сигнатурного анализа.

Сигнатура - это число состоящее из 4-х знаков шестнадцатиричного кода и условно, но однозначно характеризующее определенный узел контролируемого устройства. Сигнатура определяется на заводе - изготовителе прибора и указывается в отдельных точках схемы (рис.10-2) или в инструкции к прибору.

Рис.10-2 Сигнатуры, указываемые на схеме устройства

Сигнатура формируется из испытательного сигнала (тест-последовательности), вырабатываемого МП. На вход какого-либо узла подаетя тест-последовательность, состоящая не менее чем из 16 нулей и единиц. С выхода узла (контролируемой точки) снимается уже преобразованная последовательность и подается на вход сигнатурного анализатора. Сигнатурный анализатор содержит блок формирования сигнатуры БФС (рис.10-3), состоящий из 16 триггеров, связанных между собой через сумматоры по модулю 2. При работе анализатора выполняется операция деления полиномов. Входная последовательность образует делимое, схема БФС - делитель, а результат, зафиксированный в триггерах после окончания тест-последовательности, представляет собой остаток от деления. Если тест-последовательности на заводе-изготовителе и у потребителя, проводящего тест, одинаковы, а также одинаковые БФС, то при проверке исправного блока получаемая сигнатура совпадает с сигнатурой, указанной в документации.

Рис.10-3

Вероятность получения одинаковых сигнатур для двух двоичных последовательностей, отличающихся друг от друга одним битом, равна нулю, а отличающихся несколькими ошибочными битами равна 0,00001526. Иначе говоря, достоверность обнаружения ошибки >=99,998%. Проверка отдельных узлов устройства сводится к определению сигнатуры на выходе узла. Если она совпадает с заводской - узел исправен.

При разработке микропроцессорных систем необходимо обращать особое внимание на защиту от помех, которые приводят к сбоям в работе. Значительная часть помех проникает из питающей сети. МПС, хорошо отлаженная в лабораторных условиях,может оказаться совершенно неработоспособной в производственных условиях из-за помех. Помехи возникают при резких изменениях сетевой нагрузки, например, при включении мощного электродвигателя, печи, сварочного аппарата. Поэтому следует по возможности осуществлять развязку от таких источников помех по сети. На рис.11-1 показаны различные варианты подключения устройств,в состав которых входит микропроцессор.Найлучший вариант-это питание МПС и потребителей,создающих мощные импульсы тока.(двигателей).

Рис.11-1

Для подавления кратковременных помех устанавливается сетевой фильтр рис.11-2.

Рис.11-2

В некоторых случях необходимо вводить электростатический экран (например,обычную водопроводную трубу, соединенную с заземленным корпусом щита питания) для прокладки внутри него сетевых проводов.

Несмотря на правильное подключение, электростатический экран и наличие сетевого фильтра, помехи все же частично проникают на сетевой ввод прибора. За счет емкостной связи между сетевой и вторичной обмотками имульсные помехи проходят через силовой трансформатор и попадают на выпрямитель и далее.

Методы подавления:
1. Первичная и вторичная обмотки силового трансформатора располагаются на разных катушках. Это значительно уменьшает межобмоточную емкостную связь, но снижает кпд трансформатора.
2. Обмотки располагаются на одной катушке, но разделяются экраном из медной фольги толщиной не менее 0,2 мм, который соединяется с корпусной землей. Экран ни в коем случае не должен быть короткозамкнутым!
3. Первичная обмотка полностью заключается в экран (не короткозамкнутый), который заземляется.
4. Первичная и вторичная обмотки заключаются в отдельные экраны, и между ними размещается разделительный экран. Все экраны заземляются. Параллельно первичной обмотке подключается цепочка из последовательно соединенных С=0,1 мкФ и R=100 Ом для гашения энергии в момент выключения.

11.3 Правила заземления

В конструктивно-законченных блоках всегда имеются два типа шин «земли» - корпусная и схемная.

Корпусная шина по правилам техники безопасности в обязательном порядке подключается к шине заземления, проложенной в помещении. Схемная шина («земля» схемы прибора) не должна соединяться с корпусной, а для нее должен быть отдельный зажим, изолированный от корпуса. Если в систему входит несколько устройств, связанных информационными линиями, то далеко не безразлично, как их корпусные и схемные шины «земли» подключены к шине «земли» помещения.

При неправильном соединении импульсные напряжения, порождаемые уравнивающими токами по шине «земли», будут фактически приложены ко входам устройств, что может вызвать их ложное срабатывание.

Наименьшие взаимные помехи получаются в том случае, когда схемные шины «земли» объединяются в одной точке, а корпусные - в другой точке (рис.11-3). Расстояние между точками подбирается экспериментально. В некоторых случаях точка А может не подключаться к шине земли помещения.

Рис.11-3

В моменты переключения интегральных схем и в двухтактных выходных схемах возникают большие броски тока. Из-за конечной индуктивности шин питания на платах они вызывают импульсы напряжения. Если шины тонкие, и нет развязывающих емкостей, то на «дальнем» конце шины возникают импульсы с амплитудой до 2В! Уровень таких импульсов соответствует логической единице, что вызывает сбои. Для устранения этого эффекта необходимо выполнить следующие рекомендации:
1. Шины питания и земли на платах должны иметь минимальную индуктивность. Для этого им придается решетчатая структура, покрывающая всю свободную поверхность платы.
2. Подключение внешних шин питания и земли к плате производится через несколько контактов, равномерно распределенных на разъеме.
3. Производится подавление помех вблизи мест их возникновения. Для этого около каждой ТТЛ схемы устанавливается конденсатор С=0,02 мкФ для устранения высокочастотных помех, и на группу из 10-15 схем дополнительно устанавливается электролитический конденсатор С=100 мкФ.

Московский государственный инженерно-физический институт

(технический университет)

Факультет Автоматики и электроники

ОСНОВЫ МИКРОПРОЦЕССОРНОЙ ТЕХНИКИ

1. Общая структура и принципы функционирования

микропроцессорных систем

2. Система команд микропроцессоров и способы адресации операндов

3. Реализация и организация памяти

4. Классификация микропроцессоров, основные варианты их архитектуры и структуры

Основы микропроцессорной техники

Микропроцессором называется программно-управляемое устройство для обработки цифровой информации и управления процессом обработки, реализованное в виде большой (БИС) или сверхбольшой (СБИС) интегральной микросхемы. Таким образом, микропроцессор выполняет роль процессора в цифровых системах различного назначения. Это могут быть системы обработки информации (компьютеры), системы управления объектами и процессами, информационно-измерительные системы и другие виды систем, используемых в промышленности, бытовой технике , аппаратуре связи и многих других областях применения.

4. Общая структура и принципы функционирования

микропроцессорных систем

Большинство микропроцессорных систем имеет магистрально-модульную структуру (рис.1.1), в которой отдельные устройства (модули), входящие в состав системы, обмениваются информацией по общей системной шине – магистрали.

DIV_ADBLOCK273">

Постоянное запоминающее устройство (ПЗУ) служит для хранения констант и стандартных (неизменяемых) программ. В ПЗУ обычно записываются программы начальной инициализации (загрузки) систем, тестовые и диагностические программы и другое служебное программное обеспечение , которое не меняется в процессе эксплуатации систем. В микропроцессорных системах, управляющих определенными объектами с использованием фиксированных или редко изменяемых программ, для их хранения также обычно используется ПЗУ (память ROM – Read-Only Memory) или репрограммируемое ПЗУ (память EPROM – Electrically Programmable Read-Only Memory или флеш-память).

Остальные устройства являются внешними и подключаются к системе с помощью интерфейсных устройств (ИУ), реализующих определенные протоколы параллельного или последовательного обмена. Внешними устройствами являются клавиатура, монитор, внешние запоминающие устройства (ВЗУ), использующие гибкие или жесткие магнитные диски, оптические диски (CD-ROM), магнитные ленты и другие виды носителей информации, датчики и преобразователи информации (аналого-цифровые или цифро-аналоговые), разнообразные исполнительные устройства (индикаторы, принтеры, электродвигатели, реле и другие). Для реализации различных режимов работы к системе могут подключаться дополнительные устройства – контроллеры прерываний, прямого доступа к памяти и другие, выполняющие необходимые специальные функции управления.

Данная структура соответствует архитектуре Фон-Неймана, предложенной этим ученым в 40-х годах для реализации первых моделей цифровых ЭВМ. Ниже будут рассмотрены и другие варианты процессорных архитектур.

Системная шина содержит несколько десятков (в сложных системах более 100) проводников, которые в соответствии с их функциональным назначением подразделяются на отдельные шины - адреса А, данных D и управления C. Шина A служит для передачи адреса, который формируется микропроцессором и позволяет выбрать необходимую ячейку памяти ОЗУ (ПЗУ) или требуемое ИУ при обращении к внешнему устройству. Шина D служит для выборки команд, поступающих из ОЗУ или ПЗУ в УУ микропроцессора, и для пересылки обрабатываемых данных (операндов) между микропроцессором и ОЗУ или ИУ (внешним устройством). По шине C передаются разнообразные управляющие сигналы, определяющие режимы работы памяти (запись или считывание), интерфейсных устройств (ввод или вывод информации) и микропроцессора (запуск, запросы внешних устройств на обслуживание, информация о текущем режиме работы и другие сигналы).

Разрядность шины данных D обычно соответствует разрядности операндов, обрабатываемых микропроцессором. Поэтому шина D содержит 8, 16 или 32 линии для передачи соответствующих разрядов данных и команд. В ряде последних моделей микропроцессоров используется шина D с расширенной разрядностью, чтобы обеспечить одновременную передачу нескольких команд или операндов. Например, 32-разрядные микропроцессоры Pentium имеют 64-разрядную шину данных.

Разрядность шины адреса A определяет максимальный объем адресуемой процессором внешней памяти. Например, 16-разрядная шина A обеспечивает адресацию памяти объемом до 64 Кбайт, а 32-разрядная шина – до 4 Гбайт. Процессоры Pentium II, Pentium III, Pentium 4 имеют 36-разрядную шину адреса, обеспечивающую обращение к памяти объемом до 64 Гбайт. Отметим, что в ряде микропроцессоров, например в Pentium, вместо младших разрядов адреса формируются сигналы выборки соответствующих байтов (сигналы байтной выборки BEi, где i – номер байта), которые позволяют организовать хранение байтов в отдельных банках памяти.

Во многих микропроцессорных системах передача адреса и данных сопровождается посылкой контрольных битов четности, которые обеспечивают выявление возможных ошибок, возникающих в процессе обмена. При этом обычно реализуется побайтный контроль четности, при котором каждый байт адреса или данных сопровождается дополнительным (9-м) контрольным битом, поступающим на отдельный вывод микропроцессора.

В некоторых системах для уменьшения числа необходимых линий связи и соответствующих выводов и контактов используется мультиплексирование линий адреса и данных. В таких системах для передачи адреса и данных используются одни и те же линии связи, на которые сначала выдается адрес, а затем поступают данные. Например, 16-разрядные микроконтроллеры семейства MCS-196, выпускаемые компанией Intel, имеют мультиплексированную 16-разрядную шину адреса-данных AD. Обмен информацией по мультиплексированной шине AD требует введения отдельного регистра для хранения адреса в процессе пересылки данных. При этом требуется также дополнительное время для реализации обмена, что несколько снижает производительность системы.

Разрядность шины управления С определяется организацией работы системы, возможностями реализации различных режимов ее функционирования, используемыми методами контроля микропроцессора и других устройств. Поэтому набор передаваемых по шине C управляющих сигналов является индивидуальным для каждой модели микропроцессора. Имеется ряд управляющих сигналов, которые используются в большинстве микропроцессорных систем. К ним относятся сигналы начального запуска (RESET), сигналы, задающие режим работы памяти (чтение – RD, запись - WR), сигналы, необходимые для реализации прерываний и ряд других. В простых системах для передачи управляющих сигналов может использоваться всего несколько линий, а в сложных системах число этих линий составляет несколько десятков.

В процессе функционирования микропроцессорной системы реализуются следующие основные режимы ее работы:

Выполнение основной программы;

Вызов подпрограммы;

Обслуживание прерываний и исключений;

Прямой доступ к памяти.

Рассмотрим основные принципы реализации этих режимов.

Выполнение основной программы.

В этом режиме процессор выбирает из ОЗУ очередную команду программы и выполняет соответствующую операцию. Команда представляет собой многоразрядное двоичное число (рис. 1.2), которое состоит из двух частей (полей) – кода операции КОП и кода адресации операндов КАД. Код операции КОП задает вид операции, выполняемой данной командой, а код адресации КАД определяет выбор операндов (способ адресации), над которыми производится заданная операция. В зависимости от типа микропроцессора команда может содержать различное число разрядов (байтов). Например, команды процессоров Pentium содержат от 1 до 15 байтов, а процессоры с RISC-архитектурой обычно используют фиксированный 4-байтный формат для любых команд.

Рис. 1.2. Формат типовой команды микропроцессора

Для хранения адреса очередной команды служит специальный регистр процессора – программный счетчик PC (Program Counter), содержимое которого автоматически увеличивается на 1 после выборки следующего байта команды. Таким образом, обеспечивается последовательная выборка команд в процессе выполнения программы. При выборке очередной команды содержимое PC поступает на шину адреса, обеспечивая считывание из ОЗУ следующей команды выполняемой программы. При реализации безусловных или условных переходов (ветвлений) или других изменений последовательности выполнения команд выполняется загрузка в PC нового содержимого, в результате чего производится переход к другой ветви программы или подпрограмме.

В процессорах Pentium и других моделях микропроцессоров компании Intel (8086, 80186, 80286, 386, 486), реализуется сегментная организация памяти. При этом адрес выбираемой команды определяется содержимым двух регистров – указателя команды EIP , указывающего положение команды в сегменте программ, и сегментного регистра CS , который задает начальный (базовый) адрес этого сегмента. Регистры EIP и CS выполняют в этих микропроцессорах функции программного счетчика PC :

(EIP) + (CS) = адрес очередной команды (PC).

Различные команды передачи управления реализуются путем изменения содержимого регистров EIP и CS .

Принятая из ОЗУ команда поступает в регистр команд, входящий в состав УУ процессора. Затем производится дешифрация команды, в процессе которой определяется вид выполняемой операции (расшифровка КОП) и формируется адрес необходимых операндов (расшифровка КАД). В соответствии с кодом поступившей команды УУ процессора генерирует последовательность микрокоманд , обеспечивающих выполнение заданной операции. Каждая микрокоманда выполняется в течении одного машинного такта - периода тактовых импульсов Tt , который задается тактовой частотой микропроцессора Ft = 1/Tt. Тактовые импульсы с частотой Ft формируются генератором тактовых импульсов (ГТИ), который входит в состав микропроцессора или реализуется в виде внешнего устройства, подключаемого к соответствующему входу микропроцессора. Величина Tt определяет время выполнения отдельных микрокоманд, последовательность которых обеспечивает получение необходимого результата операции (поступившей команды).

Для выполнения каждой поступившей команды требуется определенное количество командных циклов и тактов. Командным циклом называется промежуток времени, требуемый для выполнения обращения к ОЗУ или внешнему устройству с помощью системной шины. Обычно реализация такого цикла занимает от 2 до 4 системных тактов (периодов синхросигналов шины), которые требуются для установки требуемого адреса, выдачи сигналов, определяющих вид цикла – чтение или запись, получения сигнала готовности к обмену (от памяти или внешних устройств) и собственно передачи данных или команд. При современной технологии изготовления системных плат частота синхросигналов шины обычно составляет десятки Мгц (типичные значения 25, 33, 50, 66, 75, 100, 133 МГц).

При выполнении каждой команды в первых тактах производится ее выборка из ОЗУ по адресу, который задается содержимым программного счетчика PC . Последующая дешифрация выбранной команды определяет необходимое число циклов для ее выполнения. Если для выполнения команды не требуется считывание операндов из памяти (внешних устройств) или запись в память (вывод на внешние устройства) результатов операции, то такая команда выполняется за один цикл. При считывании операндов из памяти (внешних устройств) или записи результата в память (вывод на внешние устройства) требуется выполнения дополнительных циклов чтения (ввода) или записи (вывода). В зависимости от разрядности обрабатываемых операндов и разрядности используемой системной шины число циклов, необходимых для выполнения команд может быть различным: от 1 (выборка команды) до 4-5 (зависит от команды, разрядности шин и операндов).

Машинным (процессорным) тактом в микропроцессорных системах является длительность периода тактовых сигналов Tt, которая задается тактовой частотой микропроцессора Ft = 1/Tt. При выполнении операций, не требующих обращений к системной шине, эта частота определяет производительность микропроцессора. Для современных микропроцессоров частота Ft достигает 1 ГГц и более (последние модели микропроцессоров Pentium, AMD K7, Alpha и другие). Таким образом, обработка информации внутри процессора (без обращения к системной шине) производится значительно быстрее, чем обмен по шине. Если тактовая частота микропроцессора отличается от частоты обмена по системной шине, то вывод данных на шину реализуется с помощью промежуточной буферной памяти, в которой хранятся данные, посылаемые микропроцессором на системную шину. Данные выбираются из буферной памяти и поступают на системную шину с частотой, соответствующей скорости обмена по этой шине.

Текущее состояние процессора при выполнении программы определяется содержимым регистра состояния SR (State Register, в микропроцессорах Pentium данный регистр называется EFLAGS ). Этот регистр содержит биты управления , задающие режим работы процессора, и биты признаков (флаги) , указывающие характеристики результата выполненной операции:

N – признак знак (старший бит результата), N=0 при положительном результате, N=1 при отрицательном результате;

С – признак переноса , C=1, если при выполнении операции образовался перенос из старшего разряда результата;

V – признак переполнения , V=1, если при выполнении операций над числами со знаком произошло переполнение разрядной сетки процессора;

Z – признак нуля , Z=1, если результат операции равен нулю.

Некоторые микропроцессоры фиксируют также другие виды признаков: признак четности результата, признак переноса между тетрадами младшего байта. Специальные виды признаков устанавливаются по результатам операций над числами, представленными в формате с «плавающей точкой».

Вызов подпрограммы

Обращение к подпрограмме реализуется при поступлении в микропроцессор специальной команды CALL (в некоторых процессорах эта команда имеет мнемоническое обозначение JSR – Jump-to-SubRoutine), которая указывает адрес первой команды вызываемой подпрограммы. Этот адрес загружается в PC , обеспечивая в следующем командном цикле выборку первой команды подпрограммы. Предварительно выполняется процедура сохранения в специальном регистре или ячейке памяти текущего содержимого PC , где хранится адрес следующей команды основной программы, чтобы обеспечить возвращение к ней после выполнения подпрограммы. Возврат к основной программе реализуется при поступлении команды RETURN (мнемоническое обозначение RET ), завершающей подпрограмму. По этой команде сохранявшееся содержимое PC снова загружается в программный счетчик, обеспечивая выполнение команды, которая в исходной программе следовала за командой CALL .

Особенность этой процедуры состоит в том, что большинство микропроцессоров обеспечивают возможности вложения подпрограмм, то-есть реализуют при выполнении подпрограммы вызов новой подпрограммы с последующим возвращением к предыдущей подпрограмме (рис.1.3). При вложении нескольких подпрограмм требуется сохранение нескольких промежуточных значений содержимого при возврате к предыдущим подпрограммам и к основной программе.

https://pandia.ru/text/78/380/images/image003_87.gif" width="545" height="217 src=">

Рис.1.4. Варианты реализации стека: регистровый стек (а) и

стек, реализуемый в ОЗУ (б)

Регистровый стек (рис.1.4,а) реализуется с помощью реверсивных сдвиговых регистров. Каждая команда CALL вызывает ввод в стек очередного содержимого PC . По команде RETURN направление сдвига изменяется, и производится извлечение из стека последнего поступившего содержимого PC . Таким образом, обеспечивается выполнение вложенных подпрограмм. Возможное число вложенных подпрограмм определяется глубиной стека, то есть разрядностью используемых регистров сдвига. Если число вложений превышает глубину стека, первые из введенных в стек значений PC теряются, то есть возврат к основной программе не будет обеспечен. Поэтому при использовании регистрового стека необходим строгий контроль за числом вложений. Такая реализация стека применяется в системах, решающих задачи с ограниченным числом вложенных подпрограмм (обычно не более 10-20).

Значительно более широкие возможности вложения подпрограмм обеспечивает реализация стека в ОЗУ (рис.1.4,б). В этом случае часть ОЗУ выделяется для работы в качестве стека. Адресация к ячейкам стека производится с помощью специального регистра – указателя стека SP (Stack Pointer), который вводится в состав УУ процессора. Регистр SP содержит адрес верхней заполненной ячейки стека, в которой хранится значение PC , записанное при выполнении команды CALL . При поступлении новой команды CALL содержимое SP автоматически уменьшается на 1, адресуя следующую, еще незаполненную ячейку стека. Полученный адрес (SP-1) выдается на шину A, а на шину данных D поступает содержимое PC , которое должно сохраняться в стеке. Таким образом, производится последовательное заполнение ячеек стека «снизу-вверх», при этом SP всегда адресует вершину стека. По команде RETURN текущее содержимое SP выдается на шину A, и по шине D производится считывание с вершины стека последнего записанного значения PC . После этого содержимое SP увеличивается на 1, адресуя предыдущее значение PC , хранящееся в стеке. Так как ОЗУ обычно имеет значительный объем, то для размещения стека можно выделить достаточно большое количество ячеек памяти, обеспечивая необходимый уровень вложения подпрограмм.

Обслуживание прерываний и исключений

При работе микропроцессорной системы часто возникают ситуации, когда требуется прервать выполнение текущей программы и перейти к подпрограмме, обеспечивающей необходимую реакцию системы на создавшиеся обстоятельства. Такие ситуации называются прерываниями или исключениями в зависимости от причин, вызывающих их возникновение.

Прерываниями (interuption) являются ситуации, возникающие при поступлении соответствующих команд (программные прерывания) или сигналов от внешних устройств (аппаратные прерывания). Исключениями (exeption) являются нештатные ситуации (ошибки), возникающие при работе процессора. При выявлении таких ошибок соответствующие блоки, контролирующие работу процессора, вырабатывают внутренние сигналы запроса, обеспечивающие вызов необходимой подпрограммы обслуживания. Классификация прерываний и исключений иллюстрируется на рис.1.5.

DIV_ADBLOCK283">

Программные прерывания реализуются при поступлении специальных команд (INTn , INT 3, INTO для микропроцессоров Pentium, TRAPn для микропроцессоров семейства MC68000 и другие). Эти команды вызывают переход к выполнению стандартных подпрограмм обслуживания, для размещения которых выделяются определенные позиции в ОЗУ. Таким образом, при вызове подпрограмм обслуживания реализуется обращение к фиксированным адресам.

Причинами аппаратных прерываний являются запросы от различных внешних (периферийных) устройств системы. Эти запросы поступают на внешние выводы микропроцессора или формируются периферийными устройствами, размещенными на одном кристалле с процессором. Аппаратные прерывания могут быть маскируемые или немаскируемые .

Запросы маскируемых прерываний обслуживаются только в том случае, если соответствующий бит управления I в регистре состояния SR , который называется маской прерываний , имеет значение 1. В процессорах Pentium это бит IF в регистре EFLAGS . С помощью специальных команд значение этого бита может быть установлено в 1 или сброшено в 0. Таким образом, можно разрешить или запретить обслуживание поступивших аппаратных прерываний при выполнении определенных программ или их фрагментов. При одновременном поступлении нескольких запросов обслуживание реализуется в соответствии их приоритетом. В ряде микропроцессорных систем для обеспечения приоритетного обслуживания запросов от многих внешних устройств включаются специальные микросхемы – контроллеры прерываний. Некоторые типы микропроцессоров имеют внутренние контроллеры для организации приоритетных прерываний.

Немаскируемые запросы прерывания обслуживаются в первоочередном порядке и не могут быть маскированы. Обычно микропроцессор имеет один вход для подачи немаскируемых запросов, которые формируются при возникновении каких-либо аварийных ситуаций. Чаще всего этот вход используется для контроля напряжения питания. Если напряжение питания выходит за допустимые пределы, то специальный датчик вырабатывает немаскируемый запрос прерывания, поступающий в микропроцессор. При этом источник питания должен некоторое время (порядка 10 мс) сохранять необходимый уровень напряжения питания, в течение которого микропроцессор выполняет подпрограмму перезаписи на магнитный диск информации, достаточной для продолжения прерванной программы после восстановления нормального режима питания.

Для передачи сигналов запроса и подтверждения прерывания между микропроцессором и внешними устройствами или контроллером прерываний используются соответствующие линии шины управления C.

Причинами исключений могут быть различные ошибки и нештатные ситуации, возникающие при работе системы. Различные типы микропроцессоров контролируют разные варианты такого рода ситуаций. Типичными причинами исключений являются, например, использование нулевого делителя при выполнении команды деления (деление на 0); выборка неправильного кода команды; выход за границы разрешенного фрагмента памяти; поступление команд, выполнение которых запрещено при данном режиме функционирования микропроцессора и ряд других. Соответствующие причины исключений будут рассмотрены при описании конкретных типов микропроцессоров.

Прямой доступ к памяти.

Режим прямого доступа к памяти DMA (Direct Memory Access) используется, если необходимо произвести пересылку значительного массива информации между ОЗУ и каким-либо внешним устройством, которое подает в систему соответствующий запрос. Реализация такой пересылки с помощью с помощью соответствующей программы обмена требует выполнения отдельной команды пересылки для передачи каждого байта или слова. При этом необходим определенный объем памяти для хранения программы и требуется значительное время для ее выполнения.

В большинстве современных микропроцессорных систем пересылка массивов информации обеспечивается с помощью специальных устройств – контроллеров DMA, которые реализуют режим прямого доступа к памяти. При поступлении запроса от внешнего устройства контроллер выдает соответствующий сигнал микропроцессору. Получив этот сигнал, микропроцессор завершает очередной цикл обмена по системной шине и отключается от нее, то есть переводит свои выводы, подключенные к шинам A, D и линиям управления ОЗУ и внешними устройствами, в отключенное (высокоимпедансное) состояние. При этом микропроцессор выдает контроллеру DMA сигнал разрешения на реализацию прямого доступа. Получив этот сигнал, контроллер принимает на себя управление системой. Он выдает на шину A адреса ячеек ОЗУ, с которыми выполняется текущий цикл обмена, формирует необходимые сигналы, определяющие режим работы ОЗУ (запись или считывание) и интерфейсного устройства, через которое производится пересылка информации (ввод или вывод).

Передача сигналов запроса и подтверждения прямого доступа к памяти между микропроцессором и контроллером DMA производится по соответствующим линии шины управления C.

Предварительно контроллер DMA программируется для выполнения указанных функций. В него вводятся начальные адреса массивов памяти в ОЗУ, с которых начинается процесс обмена, и размеры массивов, подлежащего пересылке. Обычно контроллер DMA обслуживает запросы от нескольких внешних устройств, поэтому он программируется на реализацию определенного приоритета их обслуживания в случае одновременного поступления нескольких запросов. Программирование контроллера производится путем посылки ему необходимых управляющих сообщений. Эти сообщения обычно предварительно вводятся в контроллер от микропроцессора, когда он выполняет специальную программу инициализации контроллера DMA.

2. Система команд микропроцессоров и способы адресации операндов

Большинство микропроцессоров выполняют обработку следующих типов целочисленных данных:

Слова (16 разрядов),

Двойные слова (32 разряда).

Некоторые типы микропроцессоров обрабатывают также четверные слова (64 разряда), двоично-десятичные числа BCD (Binary Coded Decimal, представление одного десятичного разряда с помощью тетрады из 4-х битов, которая называется полубайтом или нибблом), строки символов. В состав современных высокопроизводительных микропроцессоров входят также блоки, производящие обработку чисел, представленных в формате с плавающей точкой (блоки FPU – Floating Point Unit), и выполняющие обработку видео - и аудиоданных, для которых используются специальные форматы представления.

Обрабатываемые данные - операнды могут располагаться в регистрах или памяти (ОЗУ, ПЗУ или кэш-памяти). Выборка операнда – байта, слова или двойного слова, производится в соответствии с заданным в команде номером (именем) регистра или адресом соответствующей ячейки памяти.

При размещении в памяти команд и данных используются два варианта расположения байтов в словах:

Начиная с младшего байта (“Little-Endian),

Начиная со старшего байта (“Big-Endian”).

При использования размещения “Little-Endian” младший байт располагается в ячейке памяти с меньшим адресом (рис. 1.6,а). Данный вариант размещения реализуется в микропроцессорах, выпускаемых компаниями Intel, AMD, Hitachi и рядом других производителей. При размещении “Big-Endian” старший байт располагается в ячейке с меньшим адресом (рис. 1.6,б). Такое расположение байтов обеспечивают микропроцессоры компании Motorola, ряд моделей микропроцессоров, выпускаемых IBM и некоторыми другими компаниями. При обращении к памяти микропроцессор адресует ячейку с меньшим адресом, поэтому при размещении “Little-Endian” команда или операнд выбираются, начиная с младшего байта, а при размещении “Big-Endian” – со старшего байта. По этой причине непосредственный перенос программного обеспечения между системами, использующими микропроцессоры с разными вариантами размещения байтов, оказывается практически невозможным. Чтобы решить эту проблему, некоторые современные микропроцессоры, например, семейства PowerPC, реализуют оба возможных варианта размещения и адресации байтов – “Little-Endian” или “Big-Endian”. Выбор необходимого варианта задается программно.

Рис.1.6. Адресация байтов в слове и двойном слове при размещениях